基于 Altera Agilex™ 7 400G Ethernet IP 与 FPC202 芯片控制使用手册

本文主要基于 Altera Agilex™ 7 I 系列的开发板，做基于 400G 以太网的 IP 的板级评估，熟悉 Agilex™ 7 器件与 IP 功能，实际测评 400G 的以太网 IP 性能指标。

Altera Agilex™ I 系列 FPGA 开发套件为需要 PCI Express * (PCIe*) 5.0 (32 GT/s)、Compute Express Link* (CXL) v1.1 或 400G 以太网连接的设计提供了一个完整的原型开发和参考平台。

使用 Agilex™ 7 FPGA I 系列 FPGA 开发套件可以：

• 使用 Altera 或第三方的适用 IP*，利用符合 PCI-Express 外形规格的开发板开发和测试 PCIe 5.0 x16 (每通道高达 32 GT/s) 设计。
• 使用 Altera 或第三方的适用 IP，开发和测试 CXL v1.1/2.0 x16 设计。
• 使用适用的 Altera 或第三方 IP 开发和测试高速以太网 (最多 400G 总带宽)。
• 通过 MCIO 连接器/电缆连接到子卡，以提供额外的连接或内存选项。

本次测试使用的软件版本为：Quartus Prime Pro Edition 23.1，测试使用的板子是：Agilex™ I-Series FPGA Dev Kit (2x R-Tile and 1x F-Tile)，这个板子有两个光口：一个 200G 光口，一个 400G 光口。由于光模块正常工作需要控制 LPMode、RESET_L 两个信号，只有两个信号都为高电平时，光模块才能正常工作。开发板默认 LPMode 为低电平，所以光模块处于低功耗状态，因此需要控制 FPC202 让 LPMode 为高电平。

1. 使用 Quartus Prime Pro Edition 软件版本 23.1，启动 Nios II Command Shell。

2. 基于 Nios II Command Shell，将路径切换到 software 文件夹内含有如下 3 个文件的路径下面，如下图 (图3) 标记红色方框所示：

3. 使用 programmer 下载 sof 文件 (bts_config.sof) 到开发板中。

4. 使用 run.sh 下载 fm8_fpga_nios2.elf  文件，需要注意 elf 与 sh 文件必须放在一个文件夹下面，运行指令：./run.sh 1 1 0。

5. 配置运行 sh 文件，运行成功的界图信息如下图 (图4)，需要打印出 success。

1. 使用 programmer 下载含有 400G 功能的 sof 文件。

2. 启动 System Debugging Toolkits，如下图 (图5) 所示：

3. 基于下图 (图6) 的 Tcl Console 窗口界面，确认将工作路径切换到含有 ttk_helper_ftile_v2p3.tcl 的路径下面，分别执行下面的 4 条指令：

source ttk_helper_ftile_v2p3.tcl
set_media_mode ftile_phy_0 8 0x14 0
reset_phy ftile_phy_0 1
show_pma_settings_ftile ftile_phy_0 8 1

4. 确认底层信号状态，相关状态如下图 (图7) 所示：

5. 基于下图 (图8) 标记的顺序，测试网络报文。

本文主要介绍了如何使用 Altera 的开发套件快速对 400G Ethernet IP 做相关的技术评估，从而加快研发速度，降低设计风险。欲了解更多 Altera 相关方案或技术信息，可点击下方「联系我们」，提交您的需求，骏龙科技公司愿意为您提供更详细的技术解答。